Detalles MARC
| 000 -CABECERA |
|---|
| Longitud fija campo de control |
05948nam a22003017a 4500 |
| 001 - NÚMERO DE CONTROL |
|---|
| Número de control |
9150 |
| 003 - IDENTIFICADOR DEL NÚMERO DE CONTROL |
|---|
| Identificador del número de control |
EC-UPSE |
| 005 - FECHA Y HORA DE LA ÚLTIMA TRANSACCIÓN |
|---|
| Fecha y hora de la última transacción |
20231012170001.0 |
| 006 - CÓDIGOS DE INFORMACIÓN DE LONGITUD FIJA - CARACTERÍSTICAS DEL MATERIAL ADICIONAL |
|---|
| Códigos de información de longitud fija - Características del material adicional |
a||||g ||i| 00| 0 |
| 008 - CÓDIGOS DE INFORMACIÓN DE LONGITUD FIJA |
|---|
| Códigos de información de longitud fija |
170712s ec ||||| |||| 00| 0 spa d |
| 020 ## - NÚMERO INTERNACIONAL NORMALIZADO PARA LIBROS |
|---|
| Número Internacional Normalizado para Libros (ISBN) |
9789701056097 |
| 040 ## - FUENTE DE LA CATALOGACIÓN |
|---|
| Centro catalogador de origen |
UPSE |
| 041 0# - CÓDIGO DE LENGUA |
|---|
| Código de lengua del texto;banda sonora o título independiente |
spa |
| Código de lengua original |
eng |
| 082 04 - NÚMERO DE LA CLASIFICACIÓN DECIMAL DEWEY |
|---|
| Número de clasificación |
621.3815 |
| Cutter |
BROf |
| 100 1# - PUNTO DE ACCESO PRINCIPAL-NOMBRE DE PERSONA |
|---|
| Nombre de persona |
Brown, Stephen, |
| Término indicativo de función |
autor |
| 9 (RLIN) |
1405 |
| 245 10 - MENCIÓN DE TÍTULO |
|---|
| Título |
Fundamentos de lógica digital con diseño VHDL |
| 260 ## - PUBLICACIÓN, DISTRIBUCIÓN, ETC. (PIE DE IMPRENTA) |
|---|
| Lugar de publicación, distribución, etc. |
Madrid (España) : |
| Nombre del editor, distribuidor, etc. |
Prentice Hall, |
| Fecha de publicación, distribución, etc. |
2006 |
| 300 ## - DESCRIPCIÓN FÍSICA |
|---|
| Extensión |
939 páginas |
| Material anexo |
+ CD |
| 336 ## - TIPO DE CONTENIDO |
|---|
| Fuente |
rdacontent |
| Término de tipo de contenido |
text |
| Código de tipo de contenido |
txt |
| 337 ## - TIPO DE MEDIO |
|---|
| Fuente |
rdamedia |
| Nombre del tipo de medio |
no mediado |
| Código del tipo de medio |
n |
| 338 ## - TIPO DE SOPORTE |
|---|
| Fuente |
rdacarrier |
| Nombre del tipo de soporte |
volumen |
| Código del tipo de soporte |
nc |
| 500 ## - NOTA GENERAL |
|---|
| Nota general |
Incluye figuras, tablas. |
| 505 0# - NOTA DE CONTENIDO CON FORMATO |
|---|
| Nota de contenido con formato |
Capítulo 1. Conceptos de diseño.—Hardware digital.—El proceso de diseño.—Diseño de hardware digital.—Diseño de circuitos lógicos en este libro.<br/>Capítulo 2. Introducción a los circuitos lógicos.—Variables y funciones.—Inversión.—Tablas de verdad.—Compuertas lógicas y circuitos.—Algebra booleana.—La síntesis con compuertas AND, OR y NOT.—Circuitos lógicos NAND y NOR.—Ejemplos de diseño.—Introducción a las herramientas.—Introducción a VHDL.—Comentarios finales.—Ejemplos de problemas resueltos.<br/>Capítulo 3. Tecnología de Implementación.—Interruptores de transición.—Compuertas lógicas NMOS.—Compuertas lógicas CMOS.—Sistema de lógica negativa.—Chips estándar.—Dispositivos lógicos programables.—Chips diseñados a la medida, celdas estándar y arreglos de compuertas.—Aspectos prácticos.—Compuertas de transmisión.—Detalles de implementación para SPLD, CPLD y FPGA.<br/>Capítulo 4. Implementación optimizada de funciones lógicas.—Mapa de karnaugh.—Estrategia de minimización.—Minimización de formas de producto de sumas.—Funciones especificadas de manera incompleta.—Circuitos de salida múltiple.—Síntesis multinivel.—Análisis de circuitos multinivel.—Representación cúbica.—Un método tabular para minimización.—Una técnica cúbica de minimización.—Consideraciones prácticas.—Ejemplos de circuitos sinterizados a partir de código de VHDL.<br/>Capítulo 5. Representación de números y circuitos aritméticos.—Representación numérica posicional.—Suma de números sin signo.—Números con signo.—Sumadores veloces.—Diseño de circuitos aritméticos con el uso de herramientas CAD.—Multiplicación.—Otras representaciones numéricas.—Código de caracteres ASCII.<br/>Capítulo 6. Bloques constructores de circuitos combinacionales.—Multiplexores.—Decodificadores.—Codificadores.—Convertidores de código.—Circuitos de comparación aritmética.— VHDL para circuitos combinacionales.<br/>Capítulo 7. Flip-flops, registros, contadores y un procesador simple.—El latch básico.—Latch SR asíncrono.—Latch D asíncrono.—Flip-flops D maestro-esclavo y disparado por flanco.—Flip-flop T.—Flip-flop JK.—Resumen de terminología.—Registros.—Contadores.—Reset síncrono.—Otros tipos de contadores.—Uso de elementos de almacenamiento con herramientas CAD.—Uso de registros y contadores con herramientas CAD.—Ejemplos de diseño.<br/>Capítulo 8. Circuitos síncronos secuenciales.—Pasos básicos de diseño.—El problema de la asignación de estados.—Modelo de estado tipo Mealy.—Diseño de máquinas de estado finito con herramientas CAD.—Ejemplo de sumador serial.—Minimización de estados.—Diseño de un contador utilizando el enfoque del circuito secuencial.—FSM como un circuito árbitro.—Análisis de los circuitos secuenciales síncronos.—Cartas de la máquina algorítmica de estados (cartas ASM).—Modelo formal para circuitos secuenciales.<br/>Capítulo 9. Circuitos secuenciales asíncronos.—Comportamiento asíncrono.—Análisis de los circuitos asíncronos.—Síntesis de los circuitos asíncronos.—Reducción de estados.—Asignación de estados.—Riesgos.—Un ejemplo de diseño completo.<br/>Capítulo 10. Diseño de sistemas digitales.—Circuitos de bloque construcción.—Ejemplos de diseño.—Sincronización del reloj.<br/>Capítulo 11. Prueba de circuitos lógicos.—Modelo de fallas.—Complejidad de un conjunto de pruebas.—Sensibilización de trayectorias.—Circuitos con la estructura de árbol.—Pruebas aleatorias.—Pruebas de circuitos secuenciales.—Prueba automatizada integrada.—Tarjetas de circuitos impresos.<br/>Capítulo 12. Herramientas de diseño asistido por computadora.—Síntesis.—Diseño físico.—Comentarios finales.<br/>Apéndice A. Referencia de VHDL.—Documentación en el código VHDL.—Objetos de datos.—Operadores.—Entidad de diseño VHDL.—Paquete.—Uso de subcircuitos.—Instrucciones de asignación concurrente.—Definición de una entidad con GENERIC.—Instrucciones de asignación secuenciales.—Circuitos secuenciales.—Errores comunes en el código de VHDL.<br/>Apéndice B. Tutorial 1. Uso del software CAD Quartus II.—Introducción.—Cómo empezar un proyecto nuevo.—Ingreso del diseño utilizando la captura esquemática.—Ingreso del diseño con VHDL.—Combinación de métodos de ingreso del diseño.—Ventanas de Quartus II.<br/>Apéndice C. Tutorial 2. Implementación de circuitos en dispositivos de altera.—Implementación de un circuito en un CPLD MAX 7000.—Implementación de un circuito en un FPGA Cyclone.—Implementación de un sumador con Quartus II.—Uso de un módulo LPM.—Diseño de una máquina de estado finito.<br/>Apéndice D. Tutorial 3. Implementación física en un PLD.—Asignaciones de pinees.—Descarga de un circuito en un dispositivo.<br/>Apéndice E.—Dispositivos comerciales.—PLD simples.—PLD complejos.—Arreglos de compuerta programables por campo.—Lógica de transistor a transistor.- |
| 650 14 - PUNTO DE ACCESO ADICIONAL DE MATERIA - TÉRMINO DE MATERIA |
|---|
| 9 (RLIN) |
12763 |
| Término de materia o nombre geográfico como elemento inicial |
INSTRUMENTOS ELECTRONICOS |
| 650 24 - PUNTO DE ACCESO ADICIONAL DE MATERIA - TÉRMINO DE MATERIA |
|---|
| 9 (RLIN) |
11998 |
| Término de materia o nombre geográfico como elemento inicial |
SISTEMAS DE ALMACENAMIENTO Y RECUPERACION DE INFORMACION |
| 690 ## - Areas y subareas del conocimiento |
|---|
| Término local o nombre geográfico como elemento de entrada |
Ingenieria, industria y construcción - Ingeniería y profesiones afines |
| 942 ## - ENTRADA DE ELEMENTOS AGREGADOS (KOHA) |
|---|
| Fuente de clasificaión o esquema |
Dewey Decimal Classification |
| Koha [por defecto] tipo de item |
Libros |
